全球首款2nm处理器亮相！AMDEPYCVenice细节揭晓：CCD密度提升一倍、配备1GB缓存

1月14日消息，在2026年的CES大展上，AMD展示了全球首款搭载台积电2nm工艺的新一代Zen6 EPYC Venice处理器，近日网络上又出现了新的爆料信息，披露了更多官方尚未对外公布的架构细节。

AMD在Venice平台上把核心数量提升到了新的水平，采用Zen 6C架构的版本最多能达到256核，这样的设计是依靠密度更高的CCD以及全新的双IO Die架构来完成的。

根据爆料信息，EPYC Venice核心数量的提升主要归功于全新的Zen 6C CCD架构。相比上一代Zen 5C CCD单颗16核的设计，Zen 6C CCD单颗核心数增至32颗，实现了翻倍增长。这一改进让AMD仅需搭载8颗CCD，就能将处理器核心配置提升至256颗的更高水平。

此外，缓存配置也迎来了升级，每一颗Zen 6C CCD内部都配备了128MB的L3缓存，这让整颗处理器的L3缓存总容量达到了1GB之高。

在制程策略方面，EPYC Venice的CCD部分选用台积电2纳米（N2P）制程，旨在实现性能的极致表现；至于承担I/O功能的IO Die，则依旧沿用6纳米制程。

值得关注的是，EPYC Venice采用了双IO Die架构，两颗IO Die的总面积为750mm²，相比前代的单一IO Die设计有了显著提升。

这表明内存通道、PCIe及CXL的扩展能力会得到显著增强，从而更有助于AI服务器中GPU与高速网络设备的高密度部署。